FIELD-EFFECT TRANSISTOR

Patent Number:

JP11177079

Publication date:

1999-07-02

Inventor(s):

UNOSAWA HIROKIYO

Applicant(s):

NEC CORP

Requested Patent:

☐ JP11177079

Application Humbe

Application Number: JP19970345123 19971215

Priority Number(s):

IPC Classification:

H01L29/778; H01L21/338; H01L29/812

EC Classification: Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce resistance between a source electrode and a channel layer and to increase the maximum drain current and transconductance by forming an undoped or lightly doped n-type Schottky that is lattice-matched to GaAs and with a larger band gap energy than GaAs in a recess.

GaAs and with a larger band gap energy than GaAs in a recess.

SOLUTION: A buffer layer 2 consisting of an undoped GaAs, an undoped AluGaluAs, and an undoped GaAs, an undoped or n-type InxGalxAs channel layer 3, an n-type AlyGalyAs electron supply layer 4, and an n-type GaAs cap layer 5 are laminated on a GaAs substrate 1, thus eliminating the need for a lightly doped layer for forming a Schottky layer from a source electrode 9 to the channel layer 3, hence reducing resistance from the source electrode 9 to the channel layer 3, and increasing the maximum drain current Imax and transconductance gm.

Data supplied from the esp@cenet database - 12

- (19)【発行国】日本国特許庁(JP)
- (12)【公報種別】公開特許公報 (A)
- (11) 【公開番号】特開平11-177079
- (43) 【公開日】 平成11年(1999) 7月2日
- (54) 【発明の名称】電界効果トランジスタ
- (51)【国際特許分類第6版】

H01L 29/778

21/338

29/812

[FI]

H01L 29/80

Н

【審查請求】有

【請求項の数】7

【出願形態】OL

【全頁数】8

- (21) 【出願番号】特願平9-345123
- (22)【出願日】平成9年(1997)12月15日
- (71)【出願人】

【識別番号】000004237

【氏名又は名称】日本電気株式会社

【住所又は居所】東京都港区芝五丁目7番1号

(72) 【発明者】

【氏名】宇野沢 浩精

【住所又は居所】東京都港区芝五丁目7番1号 日本電気株式会社内

(74)【代理人】


【弁理士】

【氏名又は名称】若林 忠 (外4名)

(57)【要約】

【課題】 ソース電極とチャネル層間の抵抗を低減し、最大ドレイン電流 I maxやトランスコンダクタンスg m等の素子特性に優れ、信頼性の高い電解効果トランジスタを提供する。

【解決手段】G a A s 基板上に設けたG a A s 又は I n G a A s をチャネルとする電界効果トランジスタにおいて、G a A s に格子整合し、バンドギャップエネルギーがG a A s よりも大きいアンドープ又は低濃度 n 型ショットキ層をリセス内に選択成長し、



【特許請求の範囲】

【請求項1】 GaAs基板上に設けられたGaAs又はInGaAsをチャネルとする電界効果トランジスタにおいて、GaAsに格子整合し、バンドギャップエネルギーがGaAsよりも大きいアンドープ又は低濃度n型ショットキ層をリセス内に選択成長し、該ショットキ層上にゲートが形成されたことを特徴とする電界効果トランジスタ。

【請求項2】 前記ショットキ層にリセスが形成された2 段リセス構造を有し、該ショットキ層のリセスにゲート 下部が埋め込まれた構造を有することを特徴とする請求 項1記載の電解効果トランジスタ。

【請求項3】 前記ショットキ層がエッチング停止層上に 設けられている請求項1記載の電解効果トランジスタ。

【請求項4】 GaAs基板上に、アンドープGaAsとアンドープAluGaluAsとアンドープGaAsからなるバッファ層、アンドープ又はn型InuGaluAsチャネル層、n型AluGaluAs電子供給層、n型GaAsキャップ層を順次積層した構造を有する請求項1~4のいずれか1項に記載の電解効果トランジスタ。

【請求項5】 GaAs基板上に、アンドープGaAsとアンドープAluGaluAsからなるバッファ層、n型Al,GaluAs電子供給層、アンドープlnuGaluAsチャネル層、n型Al,GaluAs電子供給層、n型GaAsキャップ層を順次積層した構造を有する請求項1~4のいずれか1項に記載の電解効果トランジスタ。

【請求項6】 GaAs基板上に、アンドープGaAsとアンドープAluGaluAsとアンドープGaAsからなるバッファ層、n型GaAsチャネル層、n型GaAsキャップ層を順次積層した構造を有する請求項1~4のいずれか1項に記載の電解効果トランジスタ。

【請求項7】 前記ショットキ層が、GaAs及びAl。

G a 1-□A s よりも小さいイオン化率を有する半導体結晶からなることを特徴とする請求項4、5 又は6 記載の電界効果トランジスタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電界効果トランジスタ(FET)に関する。

[0002]

【従来の技術】図6は従来のFETの一構造例を示す断面図である。この従来のFETは図6に示すように、半絶縁性GaAs基板1上にGaAsバッファ層2、アンドープInGaAsチャネル層3、n=3E18cm⁻³のAlGaAs電子供給層4、n=1E17cm⁻³のAlGaAsショットキ層7、GaAsキャップ層5を順次積層した構造を有している。

【0003】この従来のFETの製作手順は、GaAsキャップ層5の一部を除去してショットキ層7を露出させるリセスを形成し、そこにゲート電極11となるWSiを設け、オーミック電極を蒸着しソース・ドレイン電極9、11を形成する。ゲート及びリセス内には、リセス底面の表面準位の安定化ために保護膜12を成膜してある。

【0004】この従来のFETを試作評価した結果、半 導体装置の特性は、最大ドレイン電流 I maxが 5 5 0 m A /mm、ゲート・ドレイン間耐圧 B V g d = 1 2 V、最大 トランスコンダクタンス g mmaxは 3 6 0 m S / mm、最 大発振周波数 f maxは 1 8 0 G H 2、カットオフ周波数 f T = 4 5 G H 2 が得られた。

【0005】この従来のFETの構造では、ゲート電極 11が低濃度のn型AIGaAsショットキ層7上に形 成されているので、ゲート・ドレイン間耐圧BVgdを大 きくすることができる利点はあるが、ソース電極9とチャネル層3との間の抵抗は低濃度のn型AIGaAsショットキ層7があるため大きくなってしまい、最大ドレイン電流Imaxやトランスコンダクタンスgmを大きくできないという問題がある。この従来のFETのソース抵抗は0.62Ω・mmであった。このFETの構造は、1995年電子情報通信学会 エレクトロニクスソサイエティ大会SC-7-11に記載されている。

【0006】<u>図7</u>は、従来の高出力FETの一構造例を示す断面図である。この従来のFETは<u>図7</u>に示すように、半絶縁性GaAs基板1上にGaAsバッファ層2、n型GaAsチャネル層3、低濃度n型AlGaAs層71、低濃度n型GaAs層を1、低濃度n型GaAs層を1、低濃度n型GaAs層を1、低濃度n型GaAs

【0007】この従来のFETでは、最大ドレイン電流 Imaxが570mA/mm、ゲート・ドレイン間耐圧BV gd=13.5V、最大トランスコンダクタンスgmmax は220mS/mmが得られたとある。この従来例は、 電子情報通信学会 信学技報 ED94-139, MW9 4-126, ICD94-201に記載されている。

【0008】この従来のFETの構造でも、ゲート電極 1 1 が低濃度の n型A 1 G a A s 層 7 1 上に形成されているので、ソース電極 9 とチャネル層 3 との間の抵抗は低濃度の n型A 1 G a A s 層 7 1 があるため大きくなってしまい、最大ドレイン電流 I maxやトランスコンダクタンスgmを大きくできないという問題がある。また、リセス底面が低濃度であるが、種々の表面準位を形成する G a A s が露出しているので、耐圧特性が安定しないという問題もある。

[0009]

【発明が解決しようとする課題】このように従来のFETには、低濃度のAIGaAs層があるためにソース電極とチャネル層間の抵抗が大きくなってしまうという問題を有し、また耐圧特性が不安定であった。

【0010】そこで本発明の目的は、ソース電極とチャネル層間の抵抗を低減し、最大ドレイン電流 I maxやトランスコンダクタンスgm等の素子特性に優れ、信頼性の高い電解効果トランジスタを提供することにある。

[0011]

【課題を解決するための手段】本発明は、GaAs基板上に設けられたGaAs又はInGaAsをチャネルとする電界効果トランジスタにおいて、GaAsに格子整合し、バンドギャップエネルギーがGaAsよりも大きいアンドープ又は低濃度n型ショットキ層をリセス内に選択成長し、該ショットキ層上にゲートが形成されたことを特徴とする電界効果トランジスタに関する。

[0012]

【発明の実施の形態】第1の実施の形態<u>図1</u>(a)は、本発明の電界効果トランジスタ(FET)を構成するための半導体結晶の積層構造を示す概略断面図である。この積層構造は、GaAs基板1上に、アンドープGaAssとアンドープAl_uGa_{1-u}AsとアンドープGaAsからなるバッファ層2、アンドープ又はn型In_xGa_{1-x}Asチャネル層3、n型Al_yGa_{1-y}As電子供給層4、n型GaAsキャップ層5を積層した構造をもつ。

【0013】このFETの製造プロセスは、まず、図1 (b)に示すようにリセス形成および選択成長のためのマスク6となる酸化膜 (SiO₂)を成長し、フォトレジスト (PR)を塗布してパターンを形成し、この酸化膜をエッチングしてマスク6を形成する。続いて、結晶選択ドライエッチング技術を用いることによりGaAsキャップB5のみをエッチングしてリセスを形成する。その際、A1, $Ga_{1-y}As$ 電子供給B4上でエッチングは停止する。

【0014】続いて、図1 (c)に示すように、酸化膜 (SiO₂)6をマスクにして、GaAsに格子整合し、バンドギャップエネルギーがGaAsよりも大きいアンドープ又はn型のショットキ層7をリセス内のみに選択成長する。ショットキ層7に、GaAsに格子整合する結晶系を用いるのは、選択成長により結晶性のよいショットキ層を得るためである。

【0015】次に、リセス形成と選択成長のマスクにした酸化膜6を除去し、再度、酸化膜 (SiO_2) を形成し、ドライエッチング技術によりゲート形成用の開口を形成し、マスク8を形成する($\boxed{201}$ (d))。

【0016】その後、ゲートメタルを形成し、ゲートメタルの不要部分を除去してT型ゲート電極11を形成し、リセス底面の表面準位の安定化ために保護膜となる酸化

膜 (SiO₂) 12を成膜し、オーミック電極 (ソース・ドレイン電極) 9、10を蒸着により形成し、<u>図1</u> (e) に示す本発明の電界効果トランジスタを得る。

第2の実施の形態図2は、本発明のFETの他の実施の形態の構成を示す概略断面図である。本実施の形態のFETは、第1の実施の形態に示した製造プロセスにより 図1 (d)に示す酸化膜 (SiO $_2$)からなるマスク8を形成した後に、ショットキ層7にリセスを形成し、2段リセス構造(埋め込みゲート構造)にした以外は、第1の実施の形態と同様である。2段リセス構造にすることにより、ドレイン電極10側のゲート端に集中する電界を緩和できる。

【0017】第3の実施の形態図3は、本発明のFETの他の実施の形態の構成を示す概略断面図である。本実施の形態のFETは、GaAs基板1上にアンドープGaAsとアンドープAluGaluAsからなるバッファ層2、n型AlyGaluAsを電子供給層41、アンドープInxGaluAsチャネル層3、n型AlyGaluAs電子供給層42、n型GaAsキャップ層5を積層した構造をもつ。他の構成および製造プロセスは第1の実施の形態と同様である。アンドープInxGaluAsチャネル層3の上下に電子供給層41、42を設けることにより、大きな最大ドレイン電流1maxが得られる。

【0018】第4の実施の形態<u>図4</u>は、本発明のFETの他の実施の形態の構成を示す概略断面図であり、高出力FETに係るものである。このFETは、GaAs基板1上に、アンドープGaAsとアンドープAl_uGa_{1-u}AsとアンドープGaAsからなるバッファ層2、n型GaAsチャネル層3、n型GaAsキャップ層5を積層した構造をもつ。

【0019】このFETの製造プロセスは、第1の実施の形態の<u>図1</u>(b)に示すものと同様にリセス形成と選択成長のためのマスクとなる酸化膜(SiO₂)を成長し、フォトレジスト(PR)を塗布してパターンを形成し、この酸化膜をエッチングしてマスクを形成する。続いて、ウェットエッチングによりGaAsキャップ層5及びn型GaAsチャネル層3の一部をエッチングしてリセスを形成する。

【0020】続いて、第1の実施の形態の $\overline{M1}$ (c) に示す工程と同様に、酸化膜(SiO_2)をマスクにして、

GaAsに格子整合し、バンドギャップエネルギーがGaAsよりも大きいアンドープ又はn型のショットキ層7をリセス内のみに選択成長する。

【0021】次に、リセス形成と選択成長のマスクにした酸化膜を除去し、第1の実施の形態の<u>図1</u>(d)に示す工程と同様に、再度、酸化膜(SiO₂)を成長し、ドライエッチング技術によりゲート形成用の開口を形成し、マスクを形成する。

【0022】その後、ゲートメタルを形成し、ゲートメタルの不要部分を除去して丁型ゲート電極11を形成し、リセス底面の表面準位の安定化ために保護膜となる酸化膜(SiO₂)12を成膜し、オーミック電極(ソース・ドレイン電極)9、10を形成し、<u>図4</u>に示す本発明の電界効果トランジスタを得る。

【0023】第5の実施の形態図5は、本発明のFETの他の実施の形態の構成を示す概略断面図であり、高出力FETに係るものである。このFETは、GaAs基板1上に、アンドープGaAsとアンドープAluGa₁₋₁AsとアンドープGaAsからなるバッファ層2、n型GaAsチャネル層3、n型Al₂Ga₁₋₂Asエッチング停止層13、n型GaAsキャップ層5を積層した構造をもつ。

【0024】このFETの製造プロセスは、第1の実施の形態の図1(b)に示すものと同様にリセス形成と選択成長のためのマスクとなる酸化膜(SiO2)を成長し、フォトレジスト(PR)を塗布してパターンを形成し、この酸化膜をエッチングしてマスクを形成する。続いて、結晶選択ドライエッチング技術を用いることによりGaAsキャップ層5のみをエッチングしてリセスを形成する。その際、Al,Ga_{1-y}Asエッチング停止層14上でエッチングは停止する。

【0025】続いて、第1の実施の形態の図1 (c) に示す工程と同様に、酸化膜 (SiO_2) をマスクにして、GaAsに格子整合し、バンドギャップエネルギーがGaAsよりも大きいアンドープ又はn型のショットキ層 7をリセス内のみに選択成長する。

【0026】次に、リセス形成と選択成長のマスクにした酸化膜を除去し、第1の実施の形態の<u>図1</u>(d)に示す工程と同様に、再度、酸化膜(SiO₂)を成長し、ド

ライエッチング技術によりゲート形成用の開口を形成し、 マスクを形成する。

【0027】その後、ゲートメタルを形成し、ゲートメタルの不要部分を除去してT型ゲート電極11を形成し、リセス底面の表面準位の安定化ために保護膜となる酸化膜(SiO₂)12を成膜し、オーミック電極(ソース・ドレイン電極)9、10を形成し、図5に示す本発明の電界効果トランジスタを得る。Al,Ga₁₋,Asエッチング停止層14を設け、結晶選択ドライエッチング技術を用いることにより、ウェハ面内の特性ばらつきを低減できる。

[0028]

【実施例】以下、本発明を実施例によりさらに説明するが、本発明はこれらに限定するものではない。

【0029】実施例1<u>図1</u>(a)は、実施例1のFETを構成するための半導体結晶の積層構造を示す概略断面図である。

【0030】このFETの製造プロセスは、まず、例えば有機金属気相成長法(MOVPE法)によりGaAs(100)基板1上に、アンドープGaAs(バックグラウンド濃度p≦2E-15cm³)100~400nmとアンドープAluGal-uAs(0.15≦u≦0.25、バックグラウンド濃度p≦3E-15cm³)100~300nmとアンドープGaAs(バックグラウンド濃度p≦2E-15cm³)10~30nmとからなるバッファ層2、アンドープInuGal-uAs(0.15≦x≦0.25)チャネル層3を10~15nm、Siドープでn=2~4E18cm³のAluGal-uAs(0.15≦y≦0.3)電子供給層4を10~25nm、最後にSiドープでn=3E18cm³のGaAsキャップ層5を70~100nmに順次成長する。

【0031】次に、図1 (b) に示すようにリセス形成 および選択成長のためのマスク6となる酸化膜 (SiO $_{2}$)を成長し、リセス形成のためにフォトレジスト (PR)を塗布して0.4~1.0 $_{\mu}$ mのパターン13を形成し、この酸化膜をエッチングする。続いて、結晶選択ドライエッチング技術を用いることにより $_{3}$ Caasキャップ層5のみをエッチングしてリセスを形成する。その際、 $_{4}$ Ca $_{1}$ As電子供給層4上でエッチングは停止する。

リセス幅は0.4~1.5μmとする。

【0032】続いて、図1 (c) に示すように、酸化膜 (SiO₂) 6をマスクにして、アンドープ又は $n=5\sim 20E16cm^{-3}$ のショットキ層 7をリセス内のみにM QVPE法により選択成長する。リセス内に選択成長するショットキ層 7としては、Al₂Ga₁₋₁As (0.15 $\leq z \leq 0$.3) の他、GaAsに格子整合するGa_{0.52}In_{0.48}P、(Al₂Ga₁₋₂)_{0.52}In_{0.48}P、Al_{0.52}In_{0.48}P のいずれかが好ましい。成長膜厚は、リセス底面で20 ~ 50 nmとすることが好ましい。 次に、リセス形成と選択成長のマスクに用いた酸化膜6を除去し、再度、酸化膜(SiO₂)を形成し、ドライエッチング技術によりゲート形成用の開口を形成し、マスク8を形成する(図1(d))。

【0033】その後、ゲートメタルとなるWSi-TiN-Pt-Auをスパッタ法により形成する。ゲート長は0.15~0.3 μ mである。ゲートメタルの不要部分を除去してT型ゲート電極11を形成し、保護膜となる酸化膜(SiO $_2$)12を成膜し、オーミック電極(ソース・ドレイン電極)9、10を蒸着により形成し、図1(e)に示す本実施例のFETを得る。

【0034】<u>図1</u>(e)に示すFETにおける層厚、組 成、キャリア濃度の最適値は以下の通りであった。Ga As (100) 基板1直上のアンドープGaAsバッフ ァ層は層厚300nm、その上のアンドープAluGalu Asバッファ層はu=0.2、層厚100nm、その上 のアンドープGaAsバッファ層は層厚20nm、アン ドープIn_xGa_{1-x}Asチャネル層3はx=0.2、層厚 12nm、SiドープAl,Ga,,As電子供給層4はy = 0. 2、層厚 1 5 n m、キャリア濃度 3 E 1 8 c m⁻³、 SiドープGaAsキャップ層5は層厚80nm、キャ リア濃度3E18cm⁻³、ショットキ層7は、Al₂Ga ₁₋₃A s の場合; z = 0. 2、層厚 3 0 n m、キャリア濃 度5 E 1 6 c m⁻³、G a _{0.52} I n _{0.48} P の場合;層厚 3 5 n m、キャリア濃度5E16cm⁻³、 (Al₂Ga₁₋₂)_{0.52}I n_{0.48}P (0.3≦z≦0.6) の場合;層厚30nm、 キャリア濃度1E17cm⁻³、Al_{0.52}In_{0.48}Pの場合; 層厚30nm、キャリア濃度5 E 1 6 c m⁻³である。なお、 ln,Ga_{1-x}Asチャネル層3にn型のSiドーピング を行う場合は、キャリア濃度を1E18cmっとし、ショ ットキ層7の層厚は25nmとする。

【0036】実施例2図2は、本実施例のFETの構成を示す概略断面図である。本実施例のFETのの製造プロセスは、実施例1の図1 (c)に示す工程でショットキ層7の成長膜厚を30~60nmとすることが好ましく、図1 (d)に示すゲート形成用の開口の形成後、ショットキ層7に深さ10~15nmのゲートリセスをエッチングにより形成し、2段リセス構造(埋め込みゲート構造)にした以外は、実施例1と同様である。

【0037】本実施例の最適値は、バッファ層2からキャップ層5までの半導体層の層厚、組成、キャリア濃度は実施例1と同様である。ショットキ層7は、キャリア濃度5 E 1 6 c m⁻³、層厚40 n m、ゲートリセスのエッチング深さは10 n m である。

【0038】本実施例のFETの特性は、リセス幅0.6μm、ゲート長0.18μm、オーミック電極間隔4μmの構造のもので、ソース抵抗は0.5Ω・mmが得られ、しきい電圧Vth=-1.2V、最大ドレイン電流Imax=約630mA/mm、最大トランスコンダクタンスgmmax=約460mS/mm、ゲート・ドレイン間の耐圧BVgdは10V以上、ゲート幅100μmの素子で最高発振周波数fmax=180GHz、カットオフ周波数fT=60GHzが得られた。

【0039】実施例3<u>図3</u>は、本実施例のFETの構成を示す概略断面図である。

【0040】本実施例のFETの製造プロセスは、実施例の図1 (c)に示す工程でショットキ層7の成長膜厚を20~30nmとすることが好ましく、また、バッファ層2と電子供給層41、42の構成が異なる以外は実施例1と同様にして作製される。

【0041】本実施例の最適値は、アンドープGaAsバッファ層は層厚300nm、その上のアンドープAl。Gal··Asバッファ層はu=0.2、層厚100nm、SiドープAl,Gal··As電子供給層41はy=0.2、層厚6nm、キャリア濃度3E18cm³、アンドープIn,Gal··Asチャネル層3はx=0.2、層厚12nm、SiドープAl,Gal··As電子供給層42はy=0.2、層厚15nm、キャリア濃度3E18cm³、SiドープGaAsキャップ層5は層厚80nm、キャリア濃度3E18cm³、SiドープGaAsキャップ層5は層厚80nm、キャリア濃度3E18cm³、添属厚25nmである。

【0042】本発明のFETの特性は、リセス幅0.6 μ m、ゲート長0.18 μ m、オーミック電極間隔4 μ mの構造のもので、ソース抵抗は0.4 Ω · m m が得られ、しきい電圧V th=-1.2 V、最大ドレイン電流 I max=約700 m A/m m、最大トランスコンダクタンス g m m ax=約600 m S/m m、ゲート・ドレイン間の耐圧 B V g d は 10 V 以上、ゲート幅 100 μ m の素子で最高発振周波数 f m ax=230 G H z、カットオフ周波数 f T=75 G H z が得られた。

【0043】実施例4<u>図4</u>は、本実施例のFETの構成を示す概略断面図である。

【0044】このFETの製造プロセスは、まず、例えば有機金属気相成長法(MOVPE法)によりGaAs(100)基板1上に、アンドープGaAs(バックグラウンド機度p≤2E−15cm⁻³)100~400nmとアンドープA1_uGa_{1-u}As(0.15≤u≤0.35、バックグラウンド機度p≤3E−15cm⁻³)100~1000nmとアンドープGaAs(バックグラウンド機度p≤2E−15cm⁻³)1~10nmとからなるバッファ層2、Siドープでn=1~5E17cm⁻³のGaAsチャネル層3を150~300nm、Siドープでn=2~10E17cm⁻³のGaAsキャップ層5を70~150nmに順次成長する。

【0045】次に、図1 (b) に示すものと同様にリセス形成および選択成長のためのマスクとなる酸化膜 (SiO₂)を成長し、リセス形成のためにフォトレジスト (PR)を塗布して1.0~2.0 μ mのパターン13を形成し、この酸化膜をエッチングしてマスクを形成する。続いて、ウェットエッチング技術によりGaAsキャップB5及びチャネルB3の一部をエッチングしてリセス

を形成する。リセス幅は1~2μmとする。

【0046】続いて、図1 (c) に示すものと同様に、酸化膜 (SiO₂) をマスクにして、アンドープ又は $n=5\sim20E16cm^{-3}$ のショットキ層 7 をリセス内のみにMOVPE法により選択成長する。リセス内に選択成長するショットキ層 7 としては、 $A1_zGa_{1-z}As$ (0. $15\leq z\leq 0$. 3) の他、GaAsck + 26 を合する Ga 0.52 $In_{0.48}P$ 、($A1_zGa_{1-z}$) 0.52 $In_{0.48}P$ 、 $A1_{0.52}In$ 0.48 P のいずれかが好ましい。成長膜厚は、リセス底面で $10\sim30nm$ とすることが好ましい。

【0047】次に、マスクに用いた酸化膜を除去した後、再度、酸化膜 (SiO_2)を成膜しドライエッチング技術によりゲート形成用の開口を形成してマスクを形成する。

【0048】その後、ゲートメタルとなるWSi-TiN-Pt-Auをスパッタ法により形成する。ゲート長は0.3~1μmである。ゲートメタルの不要部分を除去してT型ゲート電極11を形成し、保護膜となる酸化膜(SiO2)12を成膜し、オーミック電極(ソース・ドレイン電極)9、10を蒸着により形成し、<u>図4</u>に示す本発明のFETを得る。

【0049】本実施例のFETにおける層厚、組成、キャリア濃度の最適値は以下の通りであった。GaAs(100)基板1直上のアンドープGaAsバッファ層は層厚300nm、その上のアンドープAluGaluAsバッファ層はu=0.2、層厚500nm、その上のアンドープGaAsバッファ層は層厚5nm、SiドープGaAsチャネル層3は層厚200nm、キャリア濃度4E17cm⁻³、SiドープGaAsキャップ層5は層厚100nm、キャリア濃度7E17cm⁻³、ショットキ層7はAluGaluAsの場合;アンドープでz=0.2、層厚20nm、GaoszInousPの場合;アンドープで層厚20nm、AloszInousPの場合;アンドープで層厚20nmである。

【0050】本実施例のFETの特性は、リセス幅1.3μm、ゲート長0.5μm、オーミック電極間隔6μmの構造のもので、ソース抵抗は1.5Ω・mmが得られ、最大ドレイン電流 I max=約600mA/mm、最大トランスコンダクタンスgmmax=約250mS/mm、ゲート・ドレイン間の耐圧BVgd=15~20Vが得ら

れた。

【0051】実施例5<u>図5</u>は、本実施例のFETの構成を示す概略断面図である。

【0052】このFETの製造プロセスは、まず、例えば有機金属気相成長法(MOVPE法)によりGaAs(100)基板1上に、アンドープGaAs(バックグラウンド濃度p≦2E-15cm³)100~400nmとアンドープAluGaluAs(0.15≦u≦0.35、バックグラウンド濃度p≦3E-15cm³)100~1000nmとアンドープGaAs(バックグラウンド濃度p≦3E-15cm³)100~100nmとアンドープGaAs(バックグラウンド濃度p≦2E-15cm³)1~10nmとからなるバッファ層2、Siドープでn=1~4E17cm³のGaAsチャネル層3を100~200nm、Siドープでn=5~20E17cm³のAlyGaluAsエッチング停止層14を5~10nm、GaAsキャップ層50を100~200nmに順次成長する。

【0053】次に、リセス形成および選択成長のためのマスクとなる酸化膜(SiO_2)を成長し、フォトレジスト(PR)を塗布して $1.0\sim2.0\mu$ mのパターン 1.3 を形成し、この酸化膜をエッチングしてマスクを形成する(図1(b))。続いて、結晶選択ドライエッチング技術を用いることにより GaAs キャップ層 5 のみをエッチングしてリセスを形成する。その際、 $Al_1Ga_{1-1}As$ エッチング停止層 1.3 上でエッチングは停止する。リセス幅は $1.0\sim2.0\mu$ mとする。

【0054】続いて、図1 (c) に示すものと同様に、酸化膜 (SiO₂) をマスクにして、アンドープ又は $n=5\sim20E16$ cm⁻³のショットキ層 7 をリセス内のみにMOVPE法により選択成長する。リセス内に選択成長するショットキ層 7 としては、実施例 4 と同様である。成長膜厚は、リセス底面で $10\sim30$ n m とすることが好ましい。

【0055】次に、マスクに用いた酸化膜を除去した後、 再度、酸化膜(SiO₂)を成膜し、ドライエッチング技 術によりゲート形成用の開口を形成してマスクを形成す る。

【0056】その後、ゲートメタルとなるWSi-Ti N-Pt-Auをスパッタ法により形成する。ゲート長 は $0.3\sim1.0\mu$ mである。ゲートメタルの不要部分 を除去してT型ゲート11を形成し、保護膜となる酸化膜(SiO.)12を成膜し、オーミック電極(ソース・ドレイン電極)9、10を蒸着により形成し、図5に示す本発明のFETを得る。

【0057】本実施例のFETにおける層厚、組成、キャリア濃度の最適値は以下の通りであった。GaAs(100)基板1直上のアンドープGaAsバッファ層は層厚300nm、その上のアンドープAluGaluAsバッファ層はu=0.2、層厚500nm、その上のアンドープGaAsバッファ層は層厚5nm、SiドープGaAsチャネル層3は層厚150nm、キャリア濃度4E17cm⁻³、SiドープAluGaluAsエッチング停止層13は、y=0.2、層厚10nm、キャリア濃度1E18cm⁻³、GaAsキャップ層5は層厚100nm、キャリア濃度7E17cm⁻³、ショットキ層7は実施例4と同様である。

【0058】本実施例のFETの特性は、リセス幅 $1.5\,\mu$ m、ゲート長 $0.5\,\mu$ m、オーミック電極間隔 $6\,\mu$ mの構造のもので、ソース抵抗は $1.3\,\Omega$ ・mmが得られ、最大ドレイン電流 $1\,m$ ax=約 $580\,m$ A/mm、最大トランスコンダクタンス $2\,m$ mmx=約 $260\,m$ S/mm、ゲート・ドレイン間の耐圧 $2\,m$ B $2\,m$ B $3\,m$ B $3\,$

【0059】上記実施例1~5の半導体結晶の成長方法としてMOVPE法を記載したが、分子線エピタキシャル法 (MBE法)、有機金属分子線エピタキシャル法 (MO-MBE法)を用いてもかまわない。

[0060]

【発明の効果】以上、説明したように、GaAsに格子整合し、バンドギャップエネルギーがGaAsよりも大きいアンドープ又は低濃度n型ショットキ7をリセス内に形成することにより、ソース電極9からチャネル層3までにショットキ層形成用の低濃度層が不要になり、その結果、ソース電極9からチャネル層3の抵抗が低減し、最大ドレイン電流Imaxやトランスコンダクタンスgmを大きくすることができるようになった。

【0061】特に、ショットキ層7の半導体結晶として、GaAsに格子整合するGa_{0.52}In_{0.48}P、(Al₂Ga₁₋₂) _{0.52}In_{0.48}P、Al_{0.52}In_{0.48}Pを用いた場合は、これら の半導体結晶のイオン化率がGaAsやAlGaAsよりも小さいことから、ゲート端に高電界が掛かってもイオン化電流の発生を低く押さえられることから素子の高信頼化に結びつく。

【図面の簡単な説明】

【<u>図1</u>】本発明の電解効果トランジスタの製造工程断面 図である。

【<u>図2</u>】本発明の電解効果トランジスタの構成を示す概 略断面図である。

【<u>図3</u>】本発明の電解効果トランジスタの構成を示す概略断面図である。

【<u>図4</u>】本発明の高出力電解効果トランジスタの構成を 示す概略断面図である。

【<u>図5</u>】本発明の高出力電解効果トランジスタの構成を示す概略断面図である。


【<u>図6</u>】従来の電解効果トランジスタの構成を示す**概略** 断面図である。


【<u>図7</u>】従来の髙出力電解効果トランジスタの構成を示す概略断面図である。


【符号の説明】

- 1 基板
- 2 バッファ層
- 3 チャネル層
- 4、41、42 電子供給層
- 5 キャップ層
- 6、8 マスク
- 7 ショットキ層
- 9 ソース電極
- 10 ドレイン電極
- 11 ゲート電極
- 12 保護膜
- 13 リセス形成パターン
- 14 エッチング停止層










【图4】



【図5】





图6]



【図7】

